作为一种开放的Chiplet互连规范，UCIe定义了封装内Chiplet之间的互连，以实现Chiplet在封装级别的普遍互连和开放的Chiplet生态系统。
加入UCIe联盟后，华邦可协助系统单芯片客户（SoC）设计与2.5D/3D后段工艺（BEOL,back-end-of-life）封装连结。
据华邦电子称，其3D CUBE即服务（3DCaaS，3D CUBE as a Service）可为客户提供一站式购物服务，为客户提供领先的标准化产品解决方案。
除了咨询服务外，它还包括3D TSV DRAM（又名CUBE）KGD内存芯片和针对多芯片设备优化的2.5D/3D后段工艺（采用CoW/WoW技术），还可获取由华邦的平台合作伙伴提供的技术咨询服务。这意味着客户可轻松获得完整且全面的CUBE产品支持，并享受Silicon-Cap、interposer等技术的附加服务。
“UCIe规范将使2.5D/3D芯片技术在从云端到边缘的AI应用中发挥其全部潜力，”华邦DRAM副总裁范祥云表示，“这项技术在继续提高性能以及确保尖端数字服务的可负担性方面发挥着重要作用。”
“我们很高兴欢迎华邦加入UCIe联盟，”UCIe联盟主席Debendra Das Sharma博士表示，“作为具有3D DRAM专业知识的高性能内存解决方案的全球供应商，我们期待他们为进一步发展UCIe小芯片生态系统作出贡献。”
